BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-297321

(43) Date of publication of application: 18.11.1997

(51)Int.CI.

1/136 **GO2F**

(21)Application number: 08-109003

(71)Applicant: HITACHI LTD

HITACHI DEVICE ENG CO LTD

(22)Date of filing:

30.04.1996

(72)Inventor: NAKANO YASUSHI HIROSHIMA MINORU


ISODA TAKASHI SUZUKI MASAHIKO OOGIICHI KIMITOSHI

(54) LIQUID CRYSTAL DISPLAY SUBSTRATE AND LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce the occurrence of a defect due to static electricity by doubly arranging common wiring connected through a gate line or a drain line, a nonlinear resistance element and arranging one side common wiring in the vicinity of a terminal electrode causing invasion of electricity.

SOLUTION: The first common wiring 5 respectively connecting a gate line 1 group and a drain line 2 group through a first nonlinear. resistance element 7 consisting of e.g. a bi-directional TFT diode is arranged and formed on the outside of a display area. Further, the second common wiring 6 respectively connecting the gate line 1 group and the drain line 2 group through a second nonlinear resistance element 8 consisting of e. g. the bi-directional TFT diode is arranged and formed on the outside of the first common wiring 5. Further, short circuit wiring 9 short—circuiting the gate line I group and the drain line 2 group is arranged and formed on the outside of the second common wiring 6. Further, terminal electrodes 11, 12 are formed respectively on the gate line 1 group and the drain line 2 group between the first common wiring 5 and the second common wiring 6.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision

'FROM HARAKENZO PAT.

(19)日本国特許庁 (JP)

G02F 1/136

(12) 公開特許公報(A)

(11)特許出職公院養母

特開平9-297321

(43)公開日 平成9年(1997)11月18日

(51) Int.Cl.*

國別記号 510 庁内競理書号

FI

G 0 2 F 1/136

510

技術表示偏所

(21)出頭書号

特職平8-109003

(22)出頭日

平成8年(1996)4月30日

(71)出職人 000005108

株式会社日立製作所

東京都千代田区神田體河台四丁目6番地

(71)出館人 000233088

日立デバイスエンジニアリング株式会社

千葉県茂原市早野3681番地

審査論求 未請求 請求項の数9 OL (全 15 頁)

(72) 発明者 中野 選

千葉県茂原市早野3300番地 株式会社日立

製作所電子デバイス事業部内

(72) 発明者 廣島 實

千葉區茂原市早野3300番地 株式会社日立

製作所電子デバイス事業部内

(74)代理人 弁理士 中村 鈍之助

最終質に使く


(54) 【発明の名称】 被品表示基板および被晶表示基價

(57) 【要約】

【課題】薄膜トランジスタ形成工程以降における鈴電気 からの保護対策を強化し、鈴電気に起因して不良が発生 する問題を低減する。

【解決手段】表示領域の外側に形成され、ゲート線1群とドレイン線2群が、それぞれ第1の井線形抵抗薬子7を介して接続された第1の共通配線5と、第1の共通配線5の外側に形成され、ゲート線1群とドレイン線2群が、それぞれ第2の井通配線6と、第2の共通配線6の外側に形成され、ゲート線1群とドレイン線2群が、短絡接続された短路配線9と、第1の共通配線5と第2の共通配線6との間のゲート線1群とドレイン線2群にそれぞれ接続された端子電極11、12とを有する。

图 1



1・・・ゲート器 3・・・発展トランジスタ

5…第1の共通管理

7…第1の非過影響抗震子

9···**/226-723**

13…油品資示基板の位所競

2・・・・ドレイン基

4…透明資素電腦

5…第2の共通管理

8…第2の非確定批案子

11.12・・・・増子電気 14・・・配益の位置を販売 (2)

特所平9-297321

【特許請求の範囲】

【請求項1】液晶層を介して互いに対向配置される液晶 表示素子を構成する2枚の液晶表示基板のうち、…方の 前記液晶表示基板の前記液晶層側の面上に、×方向に延 在し、v方向に並設されたゲート線群と、このゲート線 群と絶縁されてy方向に延在し、x方向に並設されたド レイン線群とが形成され、前記ゲート線群と前記ドレイ ン線群とが交差する領域によって表示領域が構成され、 前記グート線と前記ドレイン線とで囲まれる領域にそれ 液晶表示基板において、前記表示領域の外側に形成さ れ、前記ゲート線群と前記ドレイン線群の両方もしくは いずれか一万が、それぞれ第1の非線形抵抗者子を介し て接続された第1の共通配線と、前記第1の共通配線の 外側に形成され、前記ゲート線群と前記ドレイン線群の 両方もしくはいずれか一方が、それぞれ第2の非線形抵 抗素子を介して接続された第2の共通配線と、前記第2 の共通配線の外側に形成され、前記ゲート線群と前記ド レイン般群の両方もしくはいずれか一方が、短絡接続さ れた短絡配線と、前記第1の共通配線と前記第2の共通 20 配線との間の前記ゲート線群と前記ドレイン線群の両方。 もしくはいずれか一方にそれぞれ接続された端子電極と を有することを特徴とする液晶表示来板。

【請求項2】前記編子電極が前記第2の共通配線に隣接 してそれぞれ配置されていることを特徴とする請求項1 記載の液晶表示基板。

【請求項3】前記第2の共通配線が前記表示領域に形成 された配向膜の外側に配置されていることを特徴とする 請求項1記載の液品表示基板。

【請求項4】前記薄膜トランジスタの形成完了時点にお 30 いて、前記端子竜極がそれぞれ露出していることを特徴 とする請求項1記載の液晶表示基板。

【論求項5】前記薄膜トランジスクの形成完了時点にお いて、前記ゲート線群、前記ドレイン線群、第1および 第2の非線形抵抗束子が絶縁性保護膜で覆われ、かつ、 前記端子電極と、前記第2の共通配線の少なくとも一部 とがそれぞれ露出していることを特徴とする前求項1記 載の液晶表示基板。

【請求項6】前記ゲート線群と前記ドレイン線群の両方 もしくはいずれか一方と、前記短絡配線とを電気的に切 40 断する箇所が、前記液晶表示基板の破断線と前記端子電 極との間にそれぞれ位置することを特徴とする請求項1 記載の液晶表示基板。

【請求項7】液晶層を介して互いに対向配置された液晶 表示素子を構成する2枚の液晶表示基板のうち、一方の 前記液晶表示基板の前記液晶層側の面上に、x方向に延 在し、y方向に並設されたゲート線群と、このゲート線 群と絶縁されてy方向に延在し、x方向に並設されたド レイン緑群とが形成され、前記ゲート線群と前記ドレイ ン緑群とが交差する領域によって表示領域が構成され、

前記ゲート線と前記ドレイン線とで囲まれる領域にそれ ぞれ形成された薄膜トランジスタと画素電極とを有する 液晶表示装置において、前記表示領域の外側に形成さ れ、前記ゲート線群と前記ドレイン線群の両方もしくは いずれかー方が、それぞれ第1の非線形抵抗表子を介し て接続された第1の共通配線と、前記第1の共通配線の 外側に形成され、前記ゲート線群と前記ドレイン線群の 両方もしくはいずれか一方が、それぞれ第2の非線形形 抗素子を介して接続された第2の共通配線と、前記第1 ぞれ形成された薄膜トランジスタと画業電極とを有する。10。の共通配線と前記第2の共通配線との間の前記ゲート線 群と前記ドレイン線群の両方もしくはいずれか一方にそ れぞれ接続された端子竜極とを有することを特徴とする

)

【請求項8】前記端子電機が前記第2の共通配線に隣接 してそれぞれ配置されていることを特徴とする請求項7 記載の液晶表示装置。

【請求項9】前記第2の共通配線が前記表示領域に形成 された配向膜の外側に配置されていることを特徴とする 請求項7記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、アクティブ·マト リクス方式の液晶表示基板および液晶表示装置に係り、 特に、被晶表示索子を構成する液晶表示差板の静電気保 護とアレイテストとを両立することができる液晶表示基 板および液晶表示装置に関する。

[0002]

【従来の技術】例えばアクティブ・マトリクス方式の液 晶表示装置の液晶表示素子(液晶表示パネル)では、液 晶層を介して互いに対向配置されるガラス等からなる2 枚の液晶表示基板のうち、その一方のガラス基板の液晶 層側の面に、その x 方向に延在し、 y 方向に並設される ゲート辞群と、このゲート辞群と絶縁されてす方向に延 在し、x方向に並設されるドレイン線群とが形成されて いる。

【0003】これらのゲート線群とドレイン線群とで囲 まれた各領域がそれぞれ画素領域となり、この画索領域 にスイッチング素子として例えば薄膜トランジスタ(T FT)と透明画者電極とが形成されている。なお、梼驤 トランスタのゲート電極はゲート線に、ドレイン電極は ドレイン線に、ソース電極は透明両索電極にぞれぞれ接 続されている。

【0004】このような構成において、ゲート線に走査 信号が供給されることにより、薄膜トランジスクがオン され、このオンされた薄膜トランジスタを介してドレイ ン線からの映像信号が画家電極に供給される。

【0005】なお、ゲート線群の各ゲート線と、ドレイ ン線群の各ドレイン線とは、それぞれ液晶表示基板の周 辺にまで延在されて外部端子が形成されている。

50 【0006】液晶表示基板の製造においては、製造工程

(3)

特開平9-297321

中に外部から侵入したり、液晶表示基板上で発生する静 電気によって、薄膜トランジスタのしきい値電圧Vtaの 変動による表示むらの発生、薄膜トランスタの破損、ゲ ート線とドレイン線との絶縁膜を介する交差部における 姫路等の不良が発生する問題がある。これは、静電気に よりゲート線とドレイン線との間に高電圧が発生するた めであり、通常、この高電圧を緩和する対策が施されて

【0007】従来は、妻不領域の外側の液晶表示基板の 絡する短絡配線を配置するか、あるいは各ゲート線を相 耳に短絡するゲート線短絡配線と、各ドレイン線を相互 に短路するドレイン線短絡配線とを相互に接続すること により、静電気が配線に侵入した場合、静電気すなわち 電荷を各配線に分散させ、ゲート線とドレイン線の間の 電圧を緩和する方法が採られていた。

[0008] その後、静膜トランジスタの形成工程完了 時点での披晶表示基板の不良を、点欠陥レベルで検査す ることのできるアレイテスタが開発された(後で図8を 用いて詳細に説明する)。アレイデスクの検査方法は、 液晶表示基板を通常の表示に近い状態に駆動させ、画素 雷極に信号電荷を書き込み、一定時間後に画素電極に答 積残存している信号電荷を読み出し、その読み出し信号 を分析することにより、各面素部の火焔の有無を検査し ている。このときの読み出し信号は微小であり、検出回 路の入力インピーダンスが高いので、前記短絡配線が形 成してあると、検査することができない。

【0009】そこで、図10と図17に示すような、静 電気からの保護とアレイテストとを両立させるための技 術が松果されている。

【0010】図16は、第1の従来例のアクティブ・マ トリクス方式の液晶表示基板の回路構成図、図17は、 第2の従来例のアクティブ・マトリクス方式の液晶表示 基板の回路構成図である。第1の従来例は、特開平5-27263号公報に記載され、第2の従来例は、特開平 6-59281号公報に記載されている。

【0011】図し6、17において、1はゲート籐、2 はドレイン線、3は薄膜トランジスタ、4は透明画素電 梅、17は共通配線、18は井線形抵抗素子、13は当 該液晶表示基板の切断線、11はゲート線の端子電極、 12はドレイン線の端子電板、図17において、19は 短絡配線、20は配線を切断する箇所である。

[0012]

【免明が解決しようとする課題】図16に示す第1の従 来例では、すべてのゲート線1とドレイン線2とが、そ れぞれ非線形抵抗素子18を介して共通配線17に接続 されている。したがって、アレイラストが可能である。 しかし、この構造では、ゲート線1およびドレイン線2 と、共通配線」7との間に、非線形抵抗素子18が存在 するため、ゲート線1およびドレイン線2と、共通配線 50 分から静電気が侵入しても、表示領域内へ侵入できない

17とを短絡接続した場合と比べて、静電気が侵入した 場合に静電気を分散する速度が遅いため、静電気からの 保護効果は低い。すなわち、薄膜トランジスタ形成工程 以降の、静電気の発生しやすい例えばラピング工程時等 では、当該液晶表示素子の駆動回路との接続用の端子電 極11、12の部分のみで導電性膜が露出しており、そ の部分に静電気の侵入が起きる。端子電極11、12は 各薄膜トランジスタ3に直結しており、端子電便11、 12から侵入した許電気が、非線形抵抗素子18を通過 外周部に、各ゲート線および各ドレイン線間を相互に短 10 して短絡配線17によって光分拡散されるより早く、画 衆部の種膜トランジスク3に到達して薄膜トランジスク 3に高電圧が加わり、薄膜トランジスタ3のしきい値電 圧Vtトの変動等の不良が発生する。

> 【0013】また、図17に示す第2の従來例では、す ぺてのゲート線1とドレイン線2とが、短絡配線19に 短絡接続され、かつ、すべてのゲート線1とドレイン線 2とが、非線形抵抗素子18を介して、表示領域の外側 で短絡配線19の内側に配置された共通配線17に接続 されている。この構造により、例えばアレイテストを行 20 なう前に、各ゲート線1およびドレイン線2と、短絡配 線19との間の筒所20をそれぞれレーザカットするこ とにより、アレイテストが可能となる。しかし、この構 造では、レーザカット前は、各配線が相互に短絡されて いるので、第1の従来例より静電気からの保護効果が高 いが、レーザカット後は、保護効果が低下する。

【0014】本発明の目的は、薄膜トランジスタ形成工 程以降における俗電気からの保護対策を強化し、鈴電気 に起因して不良が発生する問題を低減できる液晶表示基 板および液晶表示装置を提供することにある。

[0015] 30

【課題を解決するための手段】前記課題を解決するため に、本発明では、第1に、静電気からの保護のために、 ゲート繰もしくはドレイン線と非線形抵抗素子を介して 按続した共通配線を2重に配置し、さらに、一方の共通 配線は終電気の侵入が起きる端子電極近傍に配置する。 これにより、外部から侵入した辞電気や液晶表示基板上 で発生した静電気が、共通配線へ分散するのを容易と し、ゲート線とドレイン線間に加わる高電圧を低減でき

【0016】第2に、静室気の侵入箇所である露出した 端子電極に隣接して、配向膜等の絶縁膜によって覆われ ていない、導電性膜が露出した共通配線を配置する。こ れにより、端子電極への静電気の侵入する確率を低減で

【0017】第3に、ゲート終もしくはドレイン線を短 絡配線から電気的に切断する箇所を、大きなガラス基板 から切断するための液晶表示基板の切断線よりも内側に し、切断線の内側で配線が切断することにより、切断線 で切断された液晶表示基板端部の配線材料が露出した部 (4)

特開平9 297321

.5

ようになっている。

【0018】すなわち、本発明の液晶表示基板は、液晶 層を介して互いに対向配置される液晶表示素子を構成す ろ2枚の液晶表示基板のうち、一方の前記液晶表示基板 の前記液晶層側の面上に、x方向に延在し、y方向に並 設されたゲート線群と、このゲート線群と絶縁されてソ 方向に延在し、x方向に並設されたドレイン線群とが形 成され、前記ゲート級群と前記ドレイン級群とが交差す る領域によって表示領域が構成され、前記ゲート線と前 記ドレイン線とで囲まれる領域にそれぞれ形成された薄 10 膜トランジスタと画素電極とを有する液晶表示基板にお いて、前記表示領域の外側に形成され、前記ゲート線群 と前記ドレイン線群の両方もしくはいずれか一方が、そ れぞれ第1の非線形抵抗素子を介して接続された第1の 共通配線と、前記第1の共通配線の外側に形成され、前 記ゲート線群と前記ドレイン線群の両方もしくはいずれ かー方が、それぞれ第2の非線形抵抗素子を介して接続 された第2の共通配線と、前記第2の共通配線の外側に 形成され、前記ゲート練群と前記ドレイン線群の両方も しくはいずれか一方が、短絡接続された短絡配線と、前 20 記第1の共通配線と前記第2の共通配線との間の前記が ート線群と前記ドレイン線群の両方もしくはいずれか一 方にそれぞれ接続された端子電棒とを有することを特徴 とする。

【0019】また、前記端子電極が前記第2の共通配線 に隣接してそれぞれ配置されていることを特徴とする。 【0020】また、前記第2の共通配線が前記表示領域 に形成された配向膜の外側に配置されていることを特徴

点において、前記端子電極がそれぞれ露出していること を狩徴とする。

【0022】また、前記薄膜トランジスクの形成完了時 点において、前記ゲート線群、前記ドレイン線群、第1 および第2の非線形抵抗素子が絶縁性保護膜で優われ、 かつ、前記端子電極と、前記第2の共通配線の少なくと も一部とがそれぞれ諸田していることを特徴とする。

【0023】また、前記ゲート原母と前記ドレイン腺群 の両方もしくはいずれか一方と、前記短絡配線とを電気 的に切断する箇所が、前記液晶表示基板の破断線と前記 40 端子電極との間にそれぞれ位置することを特徴とする。

【0024】また、本名明の被晶表示装置は、被晶層を 介して互いに対向配置された液晶表示素子を構成する2 枚の液晶表示基板のうち、一方の前記液晶表示基板の前 記液晶層側の面上に、x方向に延在し、y方向に並改さ れたゲート線群と、このゲート線群と絶縁されてッ方向 に延在し、x方向に並設されたドレイン線群とが形成さ れ、前記ゲート線群と前記ドレイン線群とが交差する領 域によって表示領域が構成され、前記ゲート線と前記ド レイン緑とで囲まれる領域にそれぞれ形成された薄膜ト 50 1、12がそれぞれ形成されている。

ランジスタと面素電極とを有する液晶表示装置におい て、前記表示領域の外側に形成され、前記ゲート線群と 前記ドレイン線群の両方もしくはいずれか一方が、それ ぞれ第1の非線形抵抗素子を介して接続された第1の共 通配線と、前記第1の共通配線の外側に形成され、前記 ゲート線群と前記ドレイン線群の両方もしくはいずれか 一方が、それぞれ第2の非線形抵抗素子を介して接続さ れた第2の共通配線と、前記第1の共通配線と前記第2 の共通配線との間の前記ゲート線群と前記ドレイン線群 の両方もしくはいずれか一方にそれぞれ接続された端子

[0025]

【発明の実施の形態】以下、図面を用いて本発明の実施 の形態について詳細に説明する。なお、以下で説明する 図面で、同一機能を有するものは同一符号を付け、その 繰り返しの説明は省略する。

【0026】 実施の形態 1

電極とを有することを特徴とする。

図1は、本発明の実施の形態1を示すアクティブ・マト リクス方式の液晶表示基板の回路構成図である。

【0027】1はゲート線、2はドレイン線、3は薄膜 トランジスク、4は透明画素電極、5は第1の共通配 線、7は第1の非線形抵抗素子、6は第2の共通配線、 8は第2の非線形抵抗素子、9は煩熱配線、13は液晶 表示基板の切断線、14は配線の切断箇所である。

【0028】本実施の形態1では、被晶表示素子を構成 する2枚の透明絶縁基板からなる液晶表示基板のうちの 一方の液晶表示基板面上に、x方向に延在し、y方向に 业設された複数のゲート線1と、このゲート線1と絶縁 膜を介して絶縁されてy方向に延在し、x方向に並設さ 【0021】また、前記滯瞑トランジスタの形成完了時 30 れた複数のドレイン線2とが形成されている。複数のゲ ート繰1と複数のドレイン繰2とが交差する領域によっ て表示領域が構成される。ゲート級1とドレイン線2と で囲まれる領域の交差部に、薄原トランジスタ3と透明 画表徴極4とがそれぞれ形成されている。薄膜トランス タ3のゲート電極はゲート線1に、ドレイン電極はドレ イン線2に、ソース電板は透明面楽電極4にそれぞれ核 続されている。表示領域の外側には、ゲート線1群とド レイン線2群が、それぞれ例えば双方向TFTダイオー ドからなる第1の非線形抵抗索了フを介して接続された 第1の共通配線5が配置形成されている。また、第1の 共通配線5の外側には、ゲート線1群とドレイン線2群 が、それぞれ例えば双方向TFTダイオードからなる第 2の非線形抵抗素子8を介して接続された第2の共通配 線6が配置形成されている。さらに、第2の共通配線6 の外側には、ゲート線1群とドレイン線2群が、短絡接 続された短絡配線9が配置形成されている。この短絡配 線9は、従来から採られている静電気からの保護対策で ある。また、第1の共通配線5と第2の共通配線6との 間の、ゲート線1群とドレイン線2群には端子電極1

(6)

【0029】図3、図4は、第1、第2の非線形抵抗素 **予7、8として使用される双方向でドアダイオードの回** 路構成図、図5は、この双方向TFTダイオードの具体 的な構成例を示す平面図である。図3において、21は グイオード、図4において、22は2端子動作薄膜トラ ンスタ、図5において、23はゲート電極、24はソー ス電標、25はドレイン電極、26はチャネル形成用非 品質シリコン脱およびゲート絶縁膜、27はコンタクト ホールである。

を互いに逆向きに並列に配置して、非線形な電流=電圧 特性を有する非線形抵抗衆子7、8を構成している。図 4は、図3に示す2個の双方同ダイオード21の構成を 具体的に示し、2個の2端子動作薄膜トランスタ22が 図4に示すように接続されている。

【0031】図8 (a) は、液晶表示基板と電気式アレ イテスタの測定系の回路構成凶、(も)は液晶表示基板 の端子重極にアレイテスタのプローブを当てて検査する 様子を示す該務品表示基板の概略斜視図である。30は プロープ、 (b) において、10は液晶表示基板であ る。アレイテスタは、例えば、書き込み→保持→読み出 しサイクルからなり、積分回路により保持容量Cadd に否積された電荷量を計測し、その量で欠陥の有無を判 断する、また、読み出し電荷量の各種電圧、タイミング 依存性により欠配モードの解析が可能となっている。ア レイテストの際は、すべての端子電板に同時に検査用プ ローブ(針)を当て、面索を動作させる。動作状態の艮 否により、画案の矢陥を検出する。したがって、各ゲー ト線間や各ドレイン線間が抵抗体で結合していると、電 流が混合して検出不可能となる。しかし、抵抗体の抵抗 30 値が高ければよい。本発明による双方向TFTダイオー ドによる抵抗体は、R=1×1060と充分に高い抵抗 である。

【0032】液晶表示基板10をアレイテスタを用いて 欠陥を検査する直前に、図1の×印で示した各切断箇所 14で、各配線を例えばレーザ等によりカットし、ゲー ト編」およびドレイン線2と短絡配線9とを電気的に切 断する。ついで、アレイテスタを用いて欠陥検査を行な った後、艮品の被晶表示基板を後工程に送る。したがっ て、アレイテスト前は、短絡配線9により各配線間が短 40 👚 絡されているので、静電気から保護され、短絡が解除さ れたアレイテスト後は、第1、第2の共通配線5、6に よる2重の保護回路により、静電気による薄膜トランジ スタのしきい値電圧Vthの変動等の発生が防止される。 また、液晶表示基板を切断線13で切断した後は、たと え該基板場部の配線材料が露出した部分から静電気が侵 入しても、配線は切断箇所し4でカットされているの で、静電気の表示領域への侵入は阻止される。

【0033】このように、本実施の形態1では、静電気 からの保護のために、ゲート線1およびドレイン線2と 50 表示基板全体の回路構成の例の概略を示す図である。

非線形抵抗索で7を介して拡続した第1の共通配線5と 第2の共通配線6を2重に配慮し、さらに、一方の第2 の共通配線6は鈴電気の侵入が起きる端子電板11、し 2の近傍に配置されている。これにより、外部から侵入 した静電気や液晶表示基板上で発生した静電気が、第1 の共通配線5、第2の共通配線6、あるいは短絡配線9 へ容易に分散され、ゲート線 1 とドレイン線 2 間に加わ る高電圧を低減できる。また、ゲート繰1およびドレイ ン線2を短絡配線9から電気的に切断する箇所を、液晶 【0030】図3に示すように、2個のグイオード21 10 表示基板の切断線13よりも内側とし、切断線13の内 側で配線を切断することにより、切断線13で切断され た液晶表示基板端部の配線材料が露出した部分から静電 気が侵入しても、表示領域内へ侵入できないようになっ ている。

【0034】実施の形態2

図 2 は、本発明の実施の形態 2 を示すアクティブ・マト リクス方式の液晶表示基板の回路構成図である。 15は 配向膜の境界線(塗布ライン)であり、また、第2の共 通配線6の太い部分は該第2の共通配線6を構成する導 **電性膜が露出している部分を示し、細い部分は絶縁性保** 護膜で獲われている部分を示す。

【0035】本実施の形態とは、基本的な回路構成は、 前記実施の形態1と同様である。前記実施の形態1と異 なる点は、第2の共通配線6を、端子電板11、12に **隣接する配向膜の境界線15の外側に配置している点で** ある。すなわち、端子電極11、12と、端子電極1 1、12の近傍の、第2の共通配線6(太い部分)を絶 縁膜で覆わず、露出させ、それ以外の部分は、すべて絶 緑性の保護膜(例えばプラズマCVD装置で形成した酸 化シリコン膜や変化シリコン膜)で覆い、静電気を侵入 させないようになっている。なお、第2の共通配線6の 少なくとも露出している部分は、電食を防止するため、 ITO (インジウム チン オキサイド) 膜で形成した。 【0036】薄膜トランジスタ形成工程後の、例えばラ ピング工程等で許電気が発生した場合は、端子電極1 1、12と第2の共通配線6の露出している部分に、選 択的に侵入するので(多くの場合、基板の外側から侵入 する)、第2の共通配線6の露出している部分を設けて いない場合よりも、端子電極11、12に静電気が侵入 する確率が低減される。第2の共通配線6に、露出して いる部分から直接静電気が侵入した場合には、低抵抗の 該共通配線6により乗早く幹電気が分散される。

【0037】このように、本実施の形態2では、静電気 の侵入箇所である輸出した端子電極11、12に隣接し て、配向膜等の絶縁膜によって覆われていない、導電性 膜が露出した(太線で示す)共通配線6を配置すること により、端子電極11、12への許電気の侵入する確率 を低減できる。

【0038】図6、図7は、本発明によるそれぞれ液晶

(6)

特開平9-297321

9

【0039】共通線5、6と各ゲート線1およびドレイン線2との接続は、図6に示すように、液晶表示基板の上下左右で行なう場合が最も静電気からの保護効果が大きいが、スペースが充分採れない場合は、基板の上下と左右のそれぞれ一方だけ、例えば上側と左側のみで接続してもよい。この場合、共通線5、6の下側と右側に配置した部分を省略できる。

【0040】また、端子電極11、12と駆動回路との接続の都合で、例えば図7に示すように、ドレイン第2 が端子電極12付近で絞り込まれていて、配線間の間隔 10 が狭く、双方向TFTダイオードからなる非線形抵抗素 子8を挿入配置するスペースがない場合には、非線形抵抗素子8を、例えばドレイン線2の1本置きに上下に振り分けて挿入配置してもよい。

【0041】以上説明したように、前記実施の形態1、2によれば、アレイテストを行なうために、各ゲート線1およびドレイン線2が短絡配線9から切断された後も、静電気が配線に侵入したときのゲート線1とドレイン線2の間に加わる電圧が低減されるので、薄膜トランジスク3のしきい値電圧Vthの変動、薄膜トランスタ3 20の破損、ゲート線1とドレイン線2との絶縁腱を介する交差部における短絡等の不良の発生を未然に防止することができる。したがって、アレイアストと静電気からの保護を両立させることができ、かつ、薄膜トランジスタ形成工程後も静電気に対して強い構造となり、歩留りを向上することができる。

【0042】《マトリクス部の概要》図9は木苑明が適用可能なアクティブ・マトリクス方式カラー液晶表示装置の一面素とその周辺を示す平面図、図10(a)~(c)はマトリクスの面柔部を中央にして(図9の10 30 b-10 b切断線における断面図)、両側に液晶表示素子角付近と映像信号端子部付近を示す断面図である。

【0043】図9に示すように、各面素は隣接する2本の走査信号線(ゲート信号線または水平信号線)GLと、隣接する2本の映像信号線(ドレイン信号線または垂直信号線)DLとの交差領域内(4本の信号線で囲まれた領域内)に配置されている。各回案は庫膜トランジスタTFT、透明画素電極1TO1および保持容量素子Caddを含む。走査信号線GLは図では左右方向に延在し、上下方向に複数本配置されている。映像信号線DL 40は上下方向に延在し、左右方向に複数本配置されている。

【0044】図10に示すように、液品層しCを基準にして下部透明ガラス基板SUB1側には溶膜トランジスタTFTおよび透明画素電極ITO1が形成され、上部透明ガラス基板SUB2側にはカラーフィルタFIL、遮光用ブラックマトリクスパターンBMが形成されている。透明ガラス基板SUB1、SUB2の両面にはディップ処理等によって形成された酸化シリコン膜SIOが設けられている。

【0045】上部透明ガラス基板SUB2の内側(液晶 LC側)の表面には、ブラックマトリクスBM、カラー フィルタドしし、保護膜PSV2、共通透明面素電便し TO2(COM)および上部配向膜ORI2が順次積層

10

して設けられている。

【0046】《マトリクス周辺の概要》図11は上下のガラス基板SUB1、SUB2を含む表示パネルPNLのマトリクス(AR)周辺部を誇張した要部平面を、図12は図11のパネル左上角部に対応するシール部SL付近の拡大平面を示す図である。また、図10は図9の10b-10b切断線における断面を中央にして、左側に図12の10a-10a切断線における断面を、右側に映像信号駆動回路が接続されるべき外部接続端子DTM付近の断面を示す図である。なお、図12、図13においては、図1~図7に示した共通配線5、6、非線形抵抗素子7、8等は図示省略してある。

【0047】このパネルの製造では、小さいサイズであ ればスループット向上のため、1枚のガラス基板で接数 個分のデバイスを同時に加工してから分割し、大きいサ イズであれば製造設備の共用のためどの品種でも標準化 された大きさのガラス基板を加工してから各品種に合っ たサイズに小さくし、いずれの場合も一通りの工程を経 てからガラスを切断する。図11、図12は後者の例を 示すもので、図1.1は上下基板SUB.1、SUB.2の切 断後を、図12は切断前を表しており、LNは両基板の 切断前の縁を、CT1とCT2はそれぞれ系板SUB 1、SUB2の切断すべき位置を示す。いずれの場合 も、完成状態では外部接続端子群Tg、Td(添字略) が存在する(図で上下辺と左辺の)部分はそれらを露出 するように上側基板SUB2の大きさが下側券板SUB 1よりも内側に制限されている。 始子酵丁g、Tdはそ れぞれ後述する走査回路接続用端子GTM、映像信号回 路接続用端了DTMとそれらの引出配線部を集積回路チ ップCHIが搭載されたテープキャリアパッケージTC Pの単位に複数本まとめて名付けたものである。各群の マトリクス部から外部接続端子部に至るまでの引出配線 は、両端に近づくにつれ傾斜している。これは、パッケ ージTCPの配列ピッチ及び各パッケージTCPにおけ る接続端子ピッチに表示パネルPNLの端子DTM、G TMを合せるためである。

【0048】透明ガラス基板SUB1、SUB2の間にはその縁に沿って、液晶封入ロINJを除き、液品LCを封止するようにシールパターンSLが形成される。シール材は例えばエポキシ樹脂から成る。上部透明ガラス基板SUB2側の共通透明画素電極ITO2は、少なくとも一箇所において、本実施例ではパネルの4角で銀ペースト材ACPによって下部透明ガラス基板SUB1側に形成されたその引出配線INTに接続されている。この引出配線INTは後述するゲート端子GTM、ドレイン端子DTMと同一製造工程で形成される。

(7)

11

【0049】配向膜ORII、ORI2、透明面素電極 ITO1、共通透明面素電帳ITO2、それぞれの層 は、シールパターンSLの内側に形成される。偏光板P OL1、POL2はそれぞれ下部透明ガラス基板SUB 1、上部透明ガラス基板SUB2の外側の表面に形成さ れている。液晶しCは液晶分子の向きを設定する下部配 向膜ORI1と上部配向膜ORI2との間でシールパタ ーンSLで仕切られた領域に封入されている。下部配向 順ORI1は下部透明ガラス系板SUBI側の保護瞭P SV1の上部に形成される。

【0050】この液晶表示装置は、下部透明ガラス基板 SUB1側、上部透明ガラス基板SUB2側で別個に種 々の層を積み低ね、シールパターンSTを基板SUB2 側に形成し、下部透明ガラス基板SUB1と上部透明ガ ラス基板SUB2とを重ね合せ、シール材SUの開口部 IN」から液晶しCを注入し、注入口IN」をエポキシ 樹脂などで封止し、上下基板を切断することによって組 み立てられる。

【0051】《薄膜トランジスタTFT》つぎに、図 9、図10に戻り、TFT基板SUB1側の構成を詳し *20* く説明する。

【0052】 薄膜トランジスタTFTは、ゲート電極G Tに正のバイアスを印加すると、ソースードレイン間の チャネル抵抗が小さくなり、パイアスを奪にすると、チ ャネル抵抗は大きくなるように動作する。

【0053】各画素には複数(2つ)の薄膜トランジス タTFT1、TFT2が冗長して設けられる。 冷膜トラ ンジスタTFT1、TFT2のそれぞれは、実質的に同 ーサイズ(チャネル長、チャネル幅が同じ)で構成さ れ、ゲート電極GT、ゲート絶縁膜GL、i型(真性、 intrinsic、導電型決定不純物がドープされていない) 非晶質シリコン(Si)から成るi型半導体層AS、一 対のソース電優SD1、ドレイン電極SD2を有す。な お、ソース、ドレインは本来その間のバイアス極性によ って決まるもので、この液晶表示装置の回路ではその極 性は動作中反転するので、ソース、トレインは動作中入 れ替わると理解されたい。しかし、以下の説明では、便 宜上一方をソース、他方をドレインと固定して表現す

【0054】《ゲート電極GT》ゲート電極GTは走査 40 信号線はしから垂直方向に突出する形状で構成されてい る(T字形状に分岐されている)、グート電極CTは薄 膜トランジスタTFT1、TFT2のそれぞれの能動領 城を越えるよう突出している。薄膜トランジスタTFT し、TFT2のそれぞれのゲート電極GTは、一体に (共通のゲート電極として) 構成されており、走査信号 線ししに連続して形成されている。本例では、グート電 極GTは、単層の第2導電膜 g 2 で形成されている。第 2 事電膜 g 2 としては例えばスパッタで形成されたアル

酸化原AOFが設けられている。

【0055】このゲート電極GTはi型半導体層ASを 完全に覆うよう(下方からみて)それより大き目に形成 され、i型半導体層ASに外光やバックライト光が当た らないよう工夫されている。

12

【0056】《走査信号線CL》走査信号線CLは第2 導電膜 g 2 で構成されている。この走査信号線 G L の第 2導電膜g2はゲート電機CTの第2導電膜g2と同一 製造工程で形成され、かつ一体に構成されている。ま た、走査信号線GL上にもAIの陽極酸化膜AOFが設 10 けられている。

【0057】《絶縁膜GI》絶縁膜GIは、薄膜トラン ジスタTFT1、TFT2において、ゲート電機GTと 共に半導体層ASに電界を与えるためのゲート絶縁膜と して使用される。絶縁膜GIはゲート電模GTおよび走 査信号線GLの上層に形成されている。絶縁膜GIとし ては例えばプラズマCVDで形成された変化シリコン膜 が選ばれ、1200~2700人の呼さに(本実施例で は、2000人程度) 形成される。ゲート絶縁膜CIは 図12に示すように、マトリクス部ARの全体を囲むよ うに形成され、周辺部は外部接続端子DTM、GTMを 露出するよう除去されている。絶縁膜GIは走査信号線 GLと映像信号線DLの電気的絶縁にも寄与している。

【0058】《i型半導体層AS》i型半導体層AS は、本例では薄膜トランジスタTFT1、TFT2のそ れぞれに独立した島となるよう形成され、非晶質シリコ ンで、200~2200人の厚さに(本実施例では、2 000A程度の膜厚)で形成される。層d0はオーミッ クコンタクト用のリン (P) をドープしたN*型非品質 30 シリコン半導体層であり、下側に主型半導体層ASが存 在し、上側に導電層42(43)が存在するところのみ に残されている。

【0059】i型半導体層ASは走査信号線CLと映像 信号線D L との交差部(クロスオーパ部)の両者間にも 設けられている。この交差部のi型半導体層ASは交差 部における走査信号線GLと映像信号線DLとの知絡を 低減する。

【OOGO】《透明画素電極ITOI》透明画素電極I TO1は液晶表示部の画素電極の一方を構成する。

【0061】透明画素重複ITO1は薄膜トランジスタ TFT1のソース電棒SD1および薄膜トランジスクT FT2のソース電極SD1の両方に接続されている。こ のため、薄膜トランジスタTFT1、TFT2のうちの 1つに欠陥が発生しても、その欠陥が副作用をもたらす 場合はレーザ光等によって適切な箇所を切断し、そうで ない場合は他方の薄膜トランジスタが正常に動作してい るので放置すれば良い。透明画素電板1101は第1等 電膜dlによって構成されており、この第1導盤膜dl はスパッタリングで形成された透明導電膜(Indium-Tin ミニウム (A1) 腹が用いられ、その上にはA1の関模 50 -Oxide ITO:ネサ膜) からなり、1000~200

(8)

13

0 Aの厚さに(本実施例では、)400 A程度の設厚) 形成される。

【0062】《ソース電機SD1、ドレイン電機SD2》ソース電機SD1、ドレイン電板SD2のそれぞれは、N*型半導体層d0に接触する第2導電隔d2とその上に形成された第3導電膜d3とから構成されている。

【0063】第2導電膜d2はスパックで形成したクロム (Cr) 膜を用い、500~1000人の厚さに (本実施例では、600人程度)で形成される。Cr膜は膜 10厚を厚く形成するとストレスが大きくなるので、2000人程度の膜厚を越えない範囲で形成する。Cr膜はNで型半導体層d0との接着性を良好にし、第3導電膜d3のAlがNで型半導体層d0に拡散することを防止する (いわゆるパリア層の)目的で使用される。第2導電膜d2として、Cr膜の他に高融点金属(Mo、Ti、Ta、W)膜、高融点金属シリサイド(MoSiz、Ta、1512、TaS12、WS12)膜を用いてもよい。

【0064】第3導電膜は3はA1のスペックリングで3000~5000Aの厚さに(本実施例では、400 200A程度)形成される。A1膜はCr膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電極SD1、ドレイン電板SD2および映像信号線DLの抵抗値を低減したり、ケート電板CTやi型半導体層ASに起因する段差乗り越えを確実にする(ステップカパーレッジを良くする)働きがある。

【0065】第2導電膜d2、第3導電膜d3を同じマスクパクーンでパターニングした後、同じマスクを用いて、あるいは第2導電膜d2、第3導電膜d3をマスクとして、N*型半導体層d0が除去される。つまり、i型半導体層AS上に残っていたN*型半導体層d0は第2導電膜d2、第3導電膜d3以外の部分がセルフアラインで除去される。このとき、N*型半導体層d0はその厚さ分は全て除去されるようエッチングされるので、i型半導体層ASも若干その表面部分がエッチングされるが、その程度はエッチング時間で制御すればよい。【0066】《映像信号線DL》映像信号線DLはソース電極SD1、ドレイン電極SD2と同層の第2導電膜d2、第3導電膜d3で構成されている。

【0067】《保護膜PSV1》薄膜トランジスタTF Tおよび透明画家電極ITO1上には保護膜PSV1が 設けられている。保護膜PSV1は主に傅膜トランジス クTFTを湿気等から保護するために形成されており、 透明性が高くしかも耐湿性の良いものを使用する。保護 腰PSV1はたとえばプラズマCVD装置で形成した酸 化シリコン膜や窒化シリコン膜で形成されており、1μ m程度の膜厚で形成する。

【0068】保護膜PSV1は図12に示すように、マトリクス部ARの全体を囲むように形成され、周辺部は外部接続端子DTM、GTMを露出するよう除去され、

また上茶板側SUB2の共通電極COMを下側基板SUB1の外部接続端子接続用引出配線INTに銀ペーストAGPで接続する部分も除去されている。保護県PSV1とゲート絶縁原CIの厚さ関係に関しては、前者は保護効果を考え厚くされ、後者はトランジスタの相互コン

調効果を考え厚くされ、後者はトランジスタの相互コンダクタンスgmを薄くされる。したがって、図12に示すように、保護効果の高い保護膜PSV1は周辺部もできるだけ広い範囲に亘って保護するようゲート絶縁膜GIよりも大きく形成されている。

【0069】《遮光膜BM》上部透明ガラス基板SUB 2側には、外部光又はパックライト光が i 型半導体層A Sに入射しないよう遮光膜BMが設けられている。図9 に示す遮光膜BMの閉じた多角形の輪郭線は、その内側が進光膜BMが形成されない開口を示している。遮光膜 BMは光に対する遮蔽性が高いたとえばアルミニウム膜やクロム膜等で形成されており、本実施例ではクロム腺がスパックリングで1300Å程度の厚さに形成され

【0070】したがって、薄膜トランジスタTFT1、TFT2のi型半導体層ASは上下にある遮光膜BMおよび大き目のゲート電極GTによってサンドイッチにされ、外部の自然光やバックライト光が当たらなくなる。 遮光膜BMは各画素の周囲に格子状に形成され、この格子で1画素の有効表示領域が仕切られている。したがって、各画素の輪郭が遮光膜BMによってはっきりとし、コントラストが向上する。つまり、遮光膜BMはi型半導体層ASに対する遮光とブラックマトリクスとの2つの機能をもつ。

【0071】適明画素電極ITOIのラビング方向の根 30 本側のエッジ部分(図9右下部分)も遮光膜BMによっ て遮光されているので、上記部分にドメインが発生した としても、ドメインが見えないので、表示符性が劣化す ることはない。

【0072】 遮光展BMは図11に示すように周辺部にも類縁状に形成され、そのパクーンはドット状に複数の関口を設けた図9に示すマトリクス部のパクーンと連続して形成されている。周辺部の遮光膜BMは図10、図11、図12に示すように、シール部SLの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防いでいる。他方、この遮光膜BMは基板SUB2の縁よりも約0.3~1.0mm程内側に留められ、基板SUB2の切断領域を避けて形成されている。

【0073】《カラーフィルタド!L》カラーフィルタド!Lは耐素に対向する位置に赤、緑、青の繰り返しでストライプ状に形成される。カラーフィルタド!Lは透明画来電極!TO1の全てを覆うように大き目に形成され、透光膜BMはカラーフィルクド!Lおよび透明画素電極!TO1のエッジ部分と重なるよう透明画素電極! TO1の周縁部より内側に形成されている。

-8-

(9)

15

【0074】カラーフィルタFILはつぎのように形成することができる。まず、上部透明ガラス基板SUB2の表面にアクリル系樹脂等の染色基材を形成し、フォトリングラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。この後、染色基材を赤色染料で染め、固着処理を施し、赤色フィルタRを形成する。つぎに、同様な工程を施すことによって、緑色フィルクG、青色フィルクBを順次形成する。

【0075】《保護膜PSV2》保護膜PSV2はカラーフィルタド1しの染料が液晶1.Cに漏れることを防止 10 するために設けられている。保護膜PSV2はたとえばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。

【0076】《共通透明画素電極ITO2》共通透明画素電極ITO2は、下部透明ガラス基板SUB1側に画素電極ITO1に対向し、液晶LCの光学的な状態は各画素電極ITO1と共通透明画素電極ITO2との間の電位差(電界)に応答して変化する。この共通透明画素電極ITO2にはコモン電圧Vcomが印加されるように構成されている。本実施例では、コモン電圧Vcomは映像信号線DLに印加される最小レベルの駆動電圧Vdminと最大レベルの駆動電圧Vdminと最大レベルの駆動電圧Vdminと最大レベルの駆動電圧Vdminと最大レベルの駆動電圧Vdminと最大レベルの駆動電圧Vdminと最大レベルの駆動電圧Vdminと最大レベルの駆動電圧Vdminと最大レベルの駆動電圧Vdminと最大レベルの駆動電圧Vdminとの中間直流電位に設定されるが、映像信号駆動回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すれば良い。なお、共通透明画素電極ITO2の平面形状は図11、図12を参照されたい。

【0077】《表示装置全体等価回路》表示マトリクス部の等価回路とその周辺回路の結線図を図13に示す。 同図は回路図ではあるが、実際の幾何学的配置に対応し 30 て描かれている。ARは複数の画素を二次元状に配列したマトリクス・アレイである。

【0078】図中、Xは映像信号線DLを意味し、添字G、BおよびRがそれぞれ緑、書および赤画表に対応して付加されている。Yは走査信号線GLを意味し、添字1,2,3,…,endは走査タイミングの順序に従って付加されている。

【0079】映像信号線X(新字省略)は交互に上側 (または奇数)映像信号駆動回路He、下側(または偶数)映像信号駆動回路Hoに接続されている。

【0080】走査信号練Y(添字省略)は垂直走査回路 Vに接続されている。

【0081】SUPは1つの電圧源から複数の分圧した 安定化された電圧源を得るための電源回路やホスト(上 位演算処理装置)からのCRT(陰極線管)用の情報を TFT液晶表示装置用の情報に交換する回路を含む回路 である。

【UO 82】《液晶表示モジュールの全体構成》図14 は、液晶表示モジュールMDLの分解斜視図である。

【0083】SHDは金属板から成るシールドケース

16

(メタルフレームとも称す)、WDは表示窓、【NS1~3は絶縁シート、PCB1~3は回路基板(PCB1はドレイン側回路基板、PCB2はゲート側回路基板、PCB3はインターフェイス回路基板)、JNは回路基板PCB1~3どうしを電気的に接続するジョイナ、TCP1、TCP2はデープキャリアパッケージ、PNLは液晶表示パネル、GCはゴムクッション、ILSは変光スペーサ、PRSはプリズムシート、SPSは拡散シート、GLBは導光板、RFSは反射シート、MCAは一体成型により形成された下側ケース(モールドケース)、LPは蛍光管、LPCはランプケーブル、GBは蛍光管LPを支持するゴムブッシュであり、図に示すような上下の配置関係で各部材が積み重ねられて液晶表示モジュールMDLが組み立てられる。

【0084】モジュールMDLは、下側ケースMCA、シールドケースSHDの2種の収納・保持部材を有する。絶縁シートINS1~3、回路基板PCB1~3、被品表示パネルPNLを収納、固定した金属製シールドケースSHDと、蛍光管LP、導光板GLB、プリズムシートPRS等から成るパックライトBLを収納した下側ケースMCAとを合体させることにより、モジュールMDLが組み立てられる。

【0085】図15は液品表示モジュールMDLを実装 したノートブック型のパソコン、あるいはワープロの斜 視図である。

【0086】以上本発明を実施例に基づいて具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。例えば、共通線5、6、端子を極11、12等のレイアウトは、特許請求の範囲内で独々考えられる。また、共通線5、6、短絡配線9の少なくとも1本が、少なくとも1箇所、例えば液晶表示基板コーナー部の2もしくは4箇所等で不運統部を形成し、該不連続部とうしを容量素子を介して配置する構造にしてもよい。また、第1および第2の非線形抵抗素子7、8は双方向下下下ダイオードに限定されず、その他の非線形抵抗素子を用いてもよい。さらに、第1および第2の非線形抵抗素子で用いてもよい。さらに、第1および第2の非線形抵抗素子で用いてもよい。さらに、第1および第2の非線形抵抗素子を用いてもよい。

40 [0087]

【発明の効果】以上説明したように、本発明によれば、アレイテストを行なうために、各ゲート線もしくはドレイン線を短格配線から切断した後も、静電気が配線に侵入した場合のゲート線とドレイン線の間に加わる電圧が低減されるので、静電気に起因する不良の発生を未然に防止することができる。したがって、アレイテストと静電気からの保護を両立することができ、かつ、薄膜トランジスタ形成工程後も静電気に対して強い構造となり、歩留りを向上することができる。

50 【図面の簡単な説明】

(10)

物開平9-297321

17

【図1】本発明の実施の形態1を示すアクティブ・マト リクス方式の液晶表示基板の回路構成図である。

【図2】 本発明の実施の形態2を示すアクティブ・マト リクス方式の液晶表示基板の回路構成図である。

【図3】本発明による非線形抵抗ポ子として使用される 双方向TFTダイオードの一例の回路構成図である。

【図4】 本発明による非線形抵抗素子として使用される 双方向TFTダイオードの一例の回路構成凶である。

【図5】本発明による双方向TFTグイオードの具体的 な構成例を示す平面図である。

【図6】本発明による液晶表示基板全体の回路構成の例 の概略を示す図である。

【図7】 本発明による液晶表示基板全体の回路構成の例 の概略を示す図である。

【図8】 (a) は、液晶表示基板と電気式アレイデスタ の制定系の回路構成図、(b)は液晶表示基板の端子電 極にアレイテスタのプローブを当てて検査する様子を示 寸該液晶表示基板の概略斜視図である。

【図9】本発明が適用可能なアクティブ・マトリックス 方式のカラー液晶表示装置の液晶表示部の一両者とその 20 周辺を示す要部平面図である。

【図10】マトリクスの画業部を中央に、両側にパネル 角付近と映像信号端子部付近を示す断面図である。

【図11】表示パネルのマトリクス周辺部の構成を説明

图 1

[図1]

18

するための周辺部をやや誇張しさらに具体的に説明する ためのパネル平面図である。

【図12】上下基板の電気的接続部を含む表示パネルの 角部の拡大平面図である。

【図13】マトリクス部とその周辺を含む回路図であ る。

【図14】液晶表示モジュールの分解斜視図である。

【図15】液晶表示モジュールを実装したノートブック 型のパソコンあるいはワープロの斜視図である。

【図16】第1の従来例のアクティブ・マトリクス方式 10 の液晶表示基板の回路構成図である。

【図17】第2の従来例のアクティブ・マトリクス方式 の液晶表示基板の回路構成図である。

【符号の説明】

し…ゲート線、2…ドレイン線、3…薄膜トランジス 夕、4…透明両常電極、5…第1の共通配線、6…第2 の共通配線、7…第1の非線形抵抗素子、8…第2の非 線形抵抗素子、9…短絡配線、13…液晶表示基板の切 断線、14…配線の切断箇所、15…配向膜の境界線、 21…ダイオード、22…2端子動作修膜トランスタ、 23…ゲート電極、24…ソース電極、25…ドレイン 電極、26…チャネル形成用非晶質シリコン膜およびゲ ート絶縁膜、27…コンタクトポール。

2 2

[2 2]

3…羯蘭トランジスタ 5…第1の共選配金


7・・・第1の非難形板状室

9…短點不過 13・・・液晶表示基板の位所器 2・・・・ドレイン

32の共通配置

(2の非国影響物場子


11.12… 与子宣传 14・・・配輪の切断側所



15・・・配向膜の境界線


(11)


特別平9-297321



(12)

特別平9-297321







(13)

特関平9-297321

[211]




[2] 1 2]



(14)

特別平9-297321



フロントページの続き

(72)発明者 磯田 高志

千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 鈴木 雅彦

千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 FROM HARAKENZO PAT.

(15)

特開平9-297321

(72)発明者 扇一 公復 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.